창원대 전기전자회로응용test(실험) 리포트 5.Logic Gate
페이지 정보
작성일 23-06-19 18:15
본문
Download : 예비5.logic gate.hwp
pspice simulator로 회로결선도 + 결과파형실험중 일부만 기재되었음을 밝힘 , 창원대 전기전자회로응용실험 리포트 5.Logic Gate공학기술레포트 , 창원대_전기전자회로응용실험 리포트_5 Logic Gate
창원대 전기전자회로응용test(실험) 리포트 5.Logic Gate
설명
창원대_전기전자회로응용실험,리포트_5,Logic,Gate,공학기술,레포트
그림5.11의 logic gate experiment(실험)회로를 결선하여라. a,b,c 입력에 1〓H(5V)와 0〓L(0V)의 조합을 인가하고 다음 표를 완성하여라.
3. bool 대수와 de morgan 정리(arrangement)를 이용하여 그림 5.11 의 회로를 간략화시켜라.(hint:not 1개, or 1개로 구성.)
수식유도 과정을 적고, 결과회로를 그려라.
4.간략화한 회로를 결선한 뒤, a,b,c 입력에 1〓H(5V)와 0〓L(0V)의 조합을 인가하고 다음 표를 완성하여라. experiment(실험)순서 1의 결과와 비교하여라.
5.experiment(실험)순서 3과 4을 통해 검증된 회로(not 1개,or 1개로 구성)를 nand gate만 사용하여 재설계하여라.
test(실험) 중 일부만 기재되었음을 밝힘
레포트/공학기술
Download : 예비5.logic gate.hwp( 69 )
순서
pspice simulator로 회로결선도 + 결과파형
다.
